Kompiuterio elementų projektavimas


Elektronikos kursinis darbas. Įvadas. Pussumatorius. Pilnasis sumatorius. Bitų sumatorius. Bitų incrementeris. Alį. Išvados. Literatūra.


Šiame projekte nagrinėsime kombinacines logines schemas. Aprašysime pusumatorių, pilnąjį sumatorių, 16 bitų sumatorių sudedantį du papildomu kodu užkoduotus skaičius, 16 bitų inkrementerį, kompiuterio aritmetinio-loginio įtaiso (ALU) loginę schemą. Darbe panaudosime aparatinės įrangos modeliavimo programą „nand2tetris“. Ją panaudoję kiekvienai loginei schemai pateiksime tekstinius .hdl failus, kuriuose bus aprašyti loginių elementų ar kombinacinių loginių schemų ryšiai tarp sudaromų loginių schemų įėjimų ir išėjimų.Gauti rezultatai bus atvaizduojami .out failuose ir sulyginami su .cmp failuose pateiktais atsakymais. Papildomą dalį su VHDL darysime su „Quartus II“ ir „ModelSim“ programiniais paketais.

N-bitų sumatoriui pagaminti užtenka pussumatoriaus mažiausiai reikšmingam bitui apdoroti ir pilnojo sumatoriaus elementų likusiems bitams bitams apdoroti kartu su ankstesnių elementų signalu "carry". Kai reikia pagaminti 16 bitų sumatorių (16 bit adder), gausime, kad reikės po 16 a ir b įėjimų, bei 15 pernešimų (į patį pirmajį bus paduodama reikšmė 0). Taip pat bus gauti 16 išėjimų.

Mux16(a=xy, b=notxy, sel=no, out[15]=ng, out[0..7]=part1, out[8..15]=part2, out=out);

Pusumatoriaus atveju rezultatas yra dviejų bitų suma, kuri pernešama į vyresnęs skiltį. Pilnojo sumatoriaus atvėju sudedami trys bitai, o išėjime gaunama suma ir pernešimas (carry). Įgyvendinant 16 bitų sumatorių prireikė po 16 a ir b įėjimų, bei 15 pernešimų (į patį pirmajį buvo panaudota reikšmė 0). Taip pat gavome 16 išėjimų. Kuriant 16 bitų inkrementerį, tiesiog 16 bitų sumatoriuje , tereikėjo į vieną iš dviejų įėjimų pasiųsti loginį vienetą. Sudarydami aritmetinį – loginį įrenginį pastebėjome,  kad jis atlieka procesoriaus vykdomas artimetines (sudėties, atimties bei kai kada ir dalybos bei daugybos) ir logines (ir, arba) operacijas, o duomenys, kuriuos apdoroja šis įrenginys gali būti betkokio ilgio. Tai priklauso nuo įrenginio įėjimo bitų ilgio. Suprojektavome 16 bitų aritmetinį loginį įrenginį.

Pagrindinėje užduotyje sudarytas logines schemas įgyvendinome VHDL kalba pasinaudodami „Quartus II“ ir „ModelSim“ programiniais paketais. Schemų programiniai kodai pateiktini kompaktiniame diske.

1. Nisan N. Schoken S. 2008 m. The Elements of Computing Systems: Building a Modern Computer from First Principles. Massachusetts: Massachusetts Institute of Technology press, 7-40, 281-296.

Kompiuterio elementų projektavimas. (2015 m. Kovo 23 d.). http://www.mokslobaze.lt/kompiuterio-elementu-projektavimas.html Peržiūrėta 2016 m. Gruodžio 03 d. 08:57