Spartinančioji atmintis RAM


Informatikos referatas. Spartinančioji atmintis cache. Spartinančiosios atminties parametrai. Išrinkimo laikas. Pataikymo procentas. Programos algoritmas. Spartinančiosios atminties architektūra. Teigiamas rezultatas HIT }. Neigiamas rezultatas MISS }. Spartinančiosios atminties komponentės. Statinė atmintis SRAM }. Požymio " atmintis Tag RAM }. Kešo kontroleris. Spartinančiosios atminties struktūra. Tiesioginio atvaizdavimo Direct Mapped } spartinančiosios atminties struktūra. Visiškai asociatyvios Fully Associative } spartinančiosios atminties struktūra. Iš dalies asociatyvios Set Associative } spartinančiosios atminties struktūra. Spartinančiosios atminties organizacija. Duomenų laukas. Tiesioginio atvaizdavimo spartinančiojoje atmintyje. Pilnai asociatyvioje spartinančiojoje atmintyje. N = 2n. Dalinai asociatyvioje spartinančiojoje atmintyje. Ab mod. Ab mod N. Informacijos paieška spartinančiojoje atmintyje. Spartinančiosios atminties eilutės pakeitimas. Write through. Write back. Atsitiktinis parinkimas. Spartinančiosios atminties našumas. Tv = ntc tm / n = tc + tm. Fm = 1 - fh. Tv = tc + 1 - fh tm. Tv = tc + 1 - fh tb + tm - tc. Tv = tc + 1 - fh tb + wb 1 - fh tb.


Kodėl gi šita spartinančioji atmintis reikalinga ir kokia iš jos nauda? Šiuolaikiniuose kompiuteriuose laikas, būtinas instrukcijai (arba duomenims) įkrauti į procesorių yra labai ilgas lyginant su instrukcijos vykdymo laiku Pvz., tipiškas procesoriaus apsikeitimo duomenimis su dinamine operatyviąja atmintimi - DRAM laikas yra 60 ns. 200 MHz taktinio dažnio Pentium procesorius daugelį instrukcijų vykdo per vieną ciklą t.y. per 5 ns. Todėl siauroji vieta (angl. bottle neck - butelio kaklelis) formuojasi procesoriaus įėjime. Spartinančioji atmintis gelbėja padėtį trumpinant laiką duomenų tarp procesoriaus ir dinaminės atminties kaitai. Tipiškas kreipimosi į SRAM laikas yra 5 -10 ns. Todėl spartinančioji atmintis leidžia kreiptis į mažus pagrindinės atminties fragmentus 4-10 kartus greičiau negu tai daro DRAM mikroschemos (pagrindinė atmintis).

Natūraliai kyla klausimas - kaip gali mažo dydžio spartinančioji atmintis pagerinti viso kompiuterio galimybes? Teorija, kuri paaiškina šias galimybes angliškai vadinasi Locality of Reference - "žymeklių vietovė". Jos pagrindinė koncepcija yra tokia: bet kuriuo duotu laiko momentu tam tikra pagrindinės atminties dalis (manoma, kad 10 - 20%) gali būti reikalinga procesoriui (su 80-90% tikimybe). Spartinančioji atmintis įkrauna į save šią dalį ir, tokiu būdu, įgalina procesorių greičiau operuoti su visa atminties sistema. Į klausimą ar tai labai padeda, galima atsakyti, kad tyrimai rodo, kad vykdant įprastas užduotis Pentium procesorius savo 16 K vidinėje spartinančiojoje atmintyje saugo daugiau kaip 90% visų procesoriui būtinų adresų. Tai reiškia, kad daugiau kaip 90% paklausimų į atmintį bus atlikta per spartinančiąją atmintį.

Teigiamas rezultatas {HIT}:

Neigiamas rezultatas {MISS}:

Jeigu ne {MISS}: spartinančioji atmintis (kešas) siunčia kreipimosi į atminį ciklą per sisteminę magistralę. Tada jau pagrindinė atmintis atsakinėja į procesoriaus kreipimąsi. Kešas įsimena {snarf} duomenis taip, kad kitą kartą, kai prireiks šių duomenų, jie būtų jo žymeklyje (kešas būtų hit būsenoje).

Ši architektūra įgalina procesorių dirbti su spartinančiąją atmintimi (kešu) tuo metu, kai kitas kompiuterio magistralės kontroleris kreipiasi į pagrindinę atmintį. Tokiu būdu, procesorius yra izoliuotas nuo kompiuterio sistemos laukimo (angl. rest - poilsio) stadijų. Bet ši spartinančiosios atminties architektūra yra daug sudėtingesnė, kadangi ji turėtų kontroliuoti kreipimąsi į atmintį kai kompiuterio sistema yra laukimo stadijoje. Sudėtingumas iššaukia visos kompiuterio sistemos pabrangimą. Kita šios architektūros bloga pusė yra ta, kad kreipimasis į pagrindinę atmintį kai spartinančiojoje atmintyje nėra būtinų duomenų sulėtėja, kadangi pagrindinė atmintis yra nepasiekiama, kol nebus patikrintas kešas (tam reikia papildomų magistralės ciklų). Tai nėra didelė kliūtis jei kešo žymeklis pakankamai greitas ir jam yra skirtas specialus magistralės kontroleris.

Dabartinėse kompiuterių sistemose šie blokai gali būti realizuoti atskirose mikroschemose arba vienoje superdidelės integracijos mikroschemoje.

Statinė atmintis {SRAM}. Statinė laisvojo pasiekimo atmintis )Static Random Access Memory – SRAM) yra atminties, saugojančius duomenis, blokas. Nuo SRAM dydžio priklauso paties kešo talpumas.

"Požymio" atmintis {Tag RAM}. Tag-o RAM (kešo "požymio" RAM-as) yra maža statinės atminties dalis kur ypatingoje formoje saugomi adresai tų duomenų, kurie šiuo metu yra kešo SRAM-e.

Kešo kontroleris. Kešo kontroleris yra jo "smegenys". Kontrolerio kompetencijoje yra: "sekimo" {snoops} ir "pagavimo" {snarfs} vykdymas, SRAM ir Tag RAM atnaujinimas bei nustatyto įrašymo metodo tvarkymas. Kešo kontroleris taip pat atsakingas už tai, kad nustatyti ar iškviestoji atmintis yra kešuojama? Jeigu kešuojama, tai ar paklausimo duomenys yra kešo "žymeklyje" {hit}, ar jų ten nėra {miss}.

Pastebėsime, kad dydžiai N ir k dažniausiai išreiškiami dvejeto laipsniais, t.y. N = 2n, o k būna lygus 2, 4 arba 8 (bet kai kuriuose Alpha procesoriuose vidinio kešo k = 3).

Spartinančioji atmintis RAM. (2015 m. Kovo 04 d.). http://www.mokslobaze.lt/spartinancioji-atmintis-ram.html Peržiūrėta 2016 m. Gruodžio 09 d. 03:58