Dvejetainis 4 bitų sumatorius atėmiklis. Skaitmeninės grandinės.

Šiame kursiniame darbe projektuojamas dvejetainio sumatoriaus – atėmiklio schema. Darbe atlikta užduoties analizė, sudaryta projektuojamo prietaiso sandaros schema. Jos veikimas modeliuojamas multisim 8 programoje: modeliuojama atskiros pakopos (moduliai) ir galutinė pilna prietaiso schema. Indikacijos prietaisai vaizdžiai demonstruoja dvejetainio sumatoriaus – atėmiklio veikimą. Darbo pabaigoje trumpai apibendrinti projektavimo metu gauti rezultatai, pateiktos išvados.

Pagal sudarytą schemą galima pagaminti veikiantįšiame kursiniame darbe modeliuosiu dvejetainį sumatorių-atemiklį, naudojant programa multisim. Sandaros schemos sudarymas ir pagrindinių komponentų veikimo principų aprašymas. Schemai sudaryti bus panaudota programą microsoft visio.

Sumatoriaus-atėmiklio schemos modeliavimo pradžia programoje ewb multisim surenkant skaitiklio schemą ir pateikiant schemos veikimo aprašymą.

Skaitiklis fiksuoja įeinančio signalo priekinius frontus, todėl įjungus jungiklį j1, skaitiklio išduodamo signalo dvejetainio kodo reikšmė padidės vienetu.

Kaip teisingai prijungti skaitiklį, kad jis atliktų norimą operaciją (skaičiuotų), sužinome iš jo funkcijų lentelės, kuri yra programos multisim pagalbos faile. Kaip matome mūsų norima operacija (count) yra trečioje lentelės eilutėje, taigi kaip ten ir parašyta prie įėjimų clr, load, up ir down prijungiame +vcc, nes šie įėjimai reikalauja vienetinio įtampos lygio. Mūsų signalą paduodame į įėjimą clk.

Tuomet išėjimuose qa, qb, qc ir qd gausime atitinkamai vienetinio ar nulinio lygio įtampas, priklausomai nuo to, kokį dvejetainį kodą išduoda skaitiklis, tai yra kiek impulsų jis suskaičiavo. Šis skaitiklis yra dešimtainis (decade), todėl skaičiuoja nuo iki ir vėl grįžta prie. A,b,c ir d įėjimai naudojami pradiniam skaičiuiprie skaitiklio išėjimų lygiagrečiai pajungiami du registrai 74ls174d (. pav.